Nutekintos „Strix Point“ ir „Strix Halo“ APU procesorių specifikacijos
Pasak HKEPC, nutekintas 144 puslapių dokumentas, kuriame pateikiamos „Strix Point“ ir „Strix Halo“ serijų „AMD Ryzen“ procesorių specifikacijos.
Pradedant „Strix Point“ (įvardyta kaip STX), turime 12 „Zen 5“ branduolių ir 24 gijas. Minima, kad L2 spartinančioji atmintinė iš viso yra 12 MB, o L3 spartinančiosios atmintinės dydis – 24 MB. Šiame APU bus 8 WGP (darbo grupės procesoriai), pagrįsti RDNA 3.5 architektūra, o tai turėtų reikšti 16 skaičiavimo vienetų. CPU ir GPU specifikacijos yra patobulintos, palyginti su „Phoenix/Hawk Point“, turinčiais 8 „Zen 4“ branduolius ir iki 8 RDNA3 CU.
Dokumente patvirtinama, kad „XDNA2 AI-Accelerator“ turėtų pasiūlyti 50 TOPS (trilijonų operacijų per sekundę), o tai iš tiesų yra daugiau nei 3 kartus greičiau nei „Hawk Point“ (16 TOPS), kaip AMD minėjo anksčiau. Be to, sužinome, kad APU palaikys „DisplayPort 2.1“ specifikacijas iki UHBR10 perdavimo režimo. „Strix Point“ yra nuo 45 iki 65 W TDP APU ir jame bus naudojamas FP8 lizdas. Taip pat verta paminėti, kad „Strix Point“ turės 16 PCIe Gen4 linijų.
Pereinant prie „Strix Halo“ (STX Halo), dokumente minima 16 branduolių ir 32 gijos, su „Zen 5“ architektūra. Panašiai kaip ir STX, jis turėtų turėti po 1 MB kiekvienam branduoliui, o tai reiškia 16 MB L2 spartinančiosios atmintinės ir 32 MB L3 spartinančiosios atmintinės kiekvienam CCD. Tikėtina, kad šiame APU bus du CCD, kurių kiekvienas turės po 8 „Zen 5“ branduolius. „Strix Halo“ taip pat turės 32 MB „MALL Cache“, kuri turėtų veikti panašiai kaip „Infinity Cache“.
APU turi palaikyti XDNA2 procesorių, skirtą dirbtiniam intelektui, siūlantį iki 60 TOPS. Verta paminėti, kad šis skaičius skirtas tik NPU daliai, o ne CPU ir GPU. „Strix Halo“ turės iki DP 2.1 UHBR20 režimo palaikymą.
„Strix Halo“ palaiko 256 bitų LPDDR5X-8000 atmintį, o „Strix Point“, sprendžiant iš skaidrių, palaiko iki LPDDR5x-7500. Pagal specifikacijas „Strix Halo“ pagal nutylėjimą turi 70 W TDP, tačiau minima, kad jis veiks iki 130 W. „Strix Halo“ naudoja FP11 lizdą.
Loading ...
Gera žinia, kad STX yra su FP8 lizdu- tuo pačiu, kurį naudoja dalis jau kurį laiką gaminamų Phoenix/Halo Point nešiojamų. Taigi, tikėtina jog įvedimas į rinką bus greitas, dedant į tuos pačius modelius (kai tik AMD STX gamins ir tieks). Na, o kalbant apie Strix Halo- čia jau įdomu, kaip su ‘MALL Cache’. Buvo senų gandų, kad lyg Strix Halo turės tokią, kuria naudotis galės tiek CPU, tiek GPU. Įdomu, kaip yra iš tiesų.
Ten ne lizdas, o BGA formatas. Taip pat fiziniu kontaktu atitikimas automatiskai dar nereiskia, kad toks pats signalu pinout’as ir reikalavimai maitinimo grandinei. Istoriskai pas AMD mobiliu SoC velavimas i rinka daugiausiai buvo susijes ne su paciu nesiojamu projektavimu, o su wafer’iu alokacijom ir mazu chipu kiekiu.
Čia jau kabinėjimasis- lizdas, kaip ne lizdas? 🙂 Ir angliškai niekaip kitaip nevadina- socket, o jei reik tiksliau- BGA socket. O kad STX FP8 būtų nesuderinamas su Phoenix- taip pat abejotina, ir būtų anti-produktyvu. Viskas, įskaitant nišas ir ramą, yra tas pats, o AMD vis gi šiek tiek mokosi, ir stengiasi minimizuoti nešiojamų kūrimo išlaidas, darydami suderinamus lizdus: Phoenix padarė ne tik FP8, bet ir FP7, FP7(r2), kad būtų lengva ‘atnaujinti’ nešiojamus darytus FP7 Rembrandt. Taip ir dabar, labiausiai tikėtina, nešiojamų atnaujinimas naujais STX APU bus lengvas.
Neturiu tikslo kabinetis 😉 Gal parasiau per daug „kategorisku“ stiliumi, tad pasitaisysiu, ka turejau omenyje.
Tu teisus, formaliai BGA ivardinamas kaip ‘socket’ tipas, taciau pasakymas „lizdas“ konvencionaliai visada reiske DIP/PGA/LGA fizine jungti, kai nelituodamas gali paprastai pasikeisti komponenta. Cia tikriausiai mano senejimo itakota replika, nes „BGA lizdas“ man skamba kiek priestaraujanciai ir painiai.
Del suderinamumo tai omenyje turejau ne tai, kad bus apskritai nesuderinama, bet kad kai kuriais atvejais potencialiai gali tekti kazka tiunint ir ant MB PCB.