AGESA 1.0.0.3 mikrokodo evoliucija su „ASUS ROG Crosshair VIII Formula“ ir „Ryzen 7 3700X“

Ar Infinity Fabric magistralė pajėgi peržengti 1800 MHz?

AMD teigimu 3733 MHz (į abi puses) dirbanti DDR4 atmintis (MCLK) optimaliai tinka „Ryzen 3000“ serijos procesoriams, kadangi maksimali Infinity Fabric vidinės sąsajos dažnio riba kažkur ir yra 1800 – 1866 MHz. Pasisekus loterijoje su siliciu galima tikėtis ir 1900 MHz. Optimaliu atveju Infinity Fabric dažnis (FCLK) ir į CPU esančio atminties valdiklio (UCLK) dažnis privalo būti vienodas santykiu 1:1. Perėjus į asinchroninį režimą, kas yra priežastis, kodėl „Ryzen 3000“ palaiko daug didesnio dažnio DDR4 atmintį, atsiranda nepageidaujama delsa. Kalbame apie 8-9 ns, nes tarp skirtingo dažnio domenų keliaujantys duomenys privalo būti išsinchronizuoti. Užtenka iš sinchroninio 1800/3600 MHz režimo pakeisti MCLK dažnį į 3666 MHz ir turėsime ~10 ns nuostolį, kurį įmanoma sumažinti didinant FCLK ir MCLK dažnius, tačiau visiškai kompensuoti perėjimo į asinchroninį režimą vis tiek nepavyks. Apie tai pranešama aktyvuojant DDR4 modulių XMP 2.0 profilį.

Naudojant 3600 MHz ir mažesnio dažnio DDR4 modulius automatiškai nustatomas 1:1 santykis. Pavyzdžiui, įdiegus 3600 MHz atmintį, MCLK ir UCLK dažnis bus 1800 MHz. Įdiegus 3200 MHz modulius MCLK/UCLK dažnis nukris iki 1600 MHz. Su didesnio nei 3600 MHz dažnio DDR4 atmintimi automatiškai atsiras asinchronizacija. Rankiniu būdu padidinus DRAM dažnį iki 3733 MHz UCLK dažnis padidės iki 1866 MHz, o FCLK išliks su 1800 MHz dažniu, todėl būtina rankiniu būdu padidinti FCLK. Tam „Formula“, kaip ir visos X570 pagrindinės plokštės, turi FCLK dažnio nustatymą. Nepasikuklinome pabandyti FCLK stabilumo prie 1900 MHz. Mums reikėjo UEFI BIOS’e tik nustatyti reikiamus dažnius nedarant jokių įtampų korekcijų, kad gautume stabilų (praeiti keturi „HCI Memtest“ ratai) 1:1 FCLK ir UCLK santykį „G.SKILL Trident Z“ DDR4 moduliams dirbant @3800CL16 (1.35 V), nors nominalus dažnis yra tik @3600CL16.